详细说明：CAN_IPCore CAN协议的IP核源代码 verilog 语言

 近期下载过的用户:  ygl 李志刚 火冰 [查看上载者maliang的更多信息]

 相关搜索: can ip core verilog can IP core verilog ip 免费ip核 IP核 

 [ACCUME.rar] - 强调verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写
 [VGA_LCD_IP.rar] - vga ipcore的verilog代码
 [发布15个Altera的IP的源码.zip] - ALTERA的FPGA的ip核的源代码,为使用ALTERA的FPGA的相关设计提供参考.
 
 [USB_VHDL_coding.zip] - USB2.0的VHDL描述，很经典了，欢迎大家下载
 [is96a.rar] - 高通的cmda语音压缩算法is96a源代码. 针对自己的dsp将最耗时的c改成汇编就几乎是商用代码了.
 [aes_core.rar] - AES高级加密算法的verilog语言实现。同时附有AES协议的pdf文档，和此代码的测试程序，可作为一个ip核直接使用，可减少开发人员的设计时间。
 [quartus II中文用户教程(英文版的完全翻译）.rar] - quartus II中文用户教程(英文版的完全翻译）,和一切爱好可编程器件的同仁共勉之
 [sdsource.rar] - 这是一个用FPGA的IO口模拟SD协议的通信信号实现SD底层的读写程序，只要在FPGA上面定义SD的CLK和SDATA等信号，就可以完成SD的读操作
 [usb1.1_verilog.rar] - usb1.1的设备控制器ip核，是用verilog硬件描述语言写的
 [smi_rw.rar] - 基于IEEE802.3标准的SMII网络通信的verilog实现

文件列表(点击判断是否您需要的文件):
  can
  ...\bench
  ...\.....\verilog
  ...\.....\.......\can_testbench.v
  ...\.....\.......\can_testbench_defines.v
  ...\.....\.......\CVS
  ...\.....\.......\timescale.v
  ...\rtl
  ...\...\verilog
  ...\...\.......\can_acf.v
  ...\...\.......\can_bsp.v
  ...\...\.......\can_btl.v
  ...\...\.......\can_crc.v
  ...\...\.......\can_defines.v
  ...\...\.......\can_fifo.v
  ...\...\.......\can_ibo.v
  ...\...\.......\can_register.v
  ...\...\.......\can_registers.v
  ...\...\.......\can_register_asyn.v
  ...\...\.......\can_register_asyn_syn.v
  ...\...\.......\can_register_syn.v
  ...\...\.......\can_top.v
  ...\...\.......\CVS
  ...\...\.......\...\Entries
  ...\...\.......\README.txt