详细说明:用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可-using VHDL DDS, output sine, cosine wave. All documents will be placed on a project document, respectively survival module, according to diagram and can link
相关搜索:
DDS正弦波形 波形 vhdl 2psk DDS DDS 工程 vhdl实现DDS vhdl dds dds dds sin vhdl dds hdl DDSforsinandcos 如何用VHDL实现DDS VHDL dds vhdl VHDL DDS 用dds设计2fsk设计实例实验 vhdl 正弦 dds 原理图 波形 原理图 DDS VHDL 正弦函数 P dds 正弦
[基于FPGA的直接数字合成器设计.rar] - 1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz;
[DDSall.rar] - DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
[FPGA_SUM99_VHDL_SOURCE.rar] - 基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
[ad9851-1.rar] - 经典的DDS发生器ad9851vhdl的并行通信代码,能实现6倍频和正弦波的输出。不好k我。
[DDSproject.rar] - 用VHDL进行的DDS系统设计,包括键盘输入和LCD显示,编译通过了
[SPWMwavebasedonDSP.rar] - 本文提出一种基于DSP 的SPWM 波形生成新方法—单元脉冲舍入法。产生的SPWM 波经过滤波后转变成的正弦波,具有 频率高、频率范围宽、波形畸变小的特点,可以用做数据通讯的载波,并且已经成功地应用在基于DSP 的软件调制解调器中。
[echo_dj.rar] - verilog写的回波抵消程序,相当于写了个回波抵消的芯片,不是dsp,可编译后下载于FPGA,绝对原创,写了很长时间。
[VC编程经验总结.rar] - 一本不错的介绍VC编程的书.
[FR.rar] - 基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。
[DDSall.rar] - DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进
[FPGA_SUM99_VHDL_SOURCE.rar] - 基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
[ad9851-1.rar] - 经典的DDS发生器ad9851vhdl的并行通信代码,能实现6倍频和正弦波的输出。不好k我。
[DDSproject.rar] - 用VHDL进行的DDS系统设计,包括键盘输入和LCD显示,编译通过了
[SPWMwavebasedonDSP.rar] - 本文提出一种基于DSP 的SPWM 波形生成新方法—单元脉冲舍入法。产生的SPWM 波经过滤波后转变成的正弦波,具有 频率高、频率范围宽、波形畸变小的特点,可以用做数据通讯的载波,并且已经成功地应用在基于DSP 的软件调制解调器中。
[echo_dj.rar] - verilog写的回波抵消程序,相当于写了个回波抵消的芯片,不是dsp,可编译后下载于FPGA,绝对原创,写了很长时间。
[VC编程经验总结.rar] - 一本不错的介绍VC编程的书.
[FR.rar] - 基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。
文件列表(点击判断是否您需要的文件):
DDS
...\2fenpin.vhd
...\add9bit.vhd
...\cnt8bit.vhd
...\cntm10.vhd
...\conclk.vhd
...\datechange.vhd
...\date_shift.vhd
...\decode47.vhd
...\dff.vhd
...\divclk.vhd
...\dtshow.vhd
...\fen2pin.vhd
...\fenpin.vhd
...\jchun.vhd
...\judgedate.vhd
...\mux2.vhd
...\mux6.vhd
...\reg16b.vhd
...\shifter.vhd
...\test_fre.vhd
DDS
...\2fenpin.vhd
...\add9bit.vhd
...\cnt8bit.vhd
...\cntm10.vhd
...\conclk.vhd
...\datechange.vhd
...\date_shift.vhd
...\decode47.vhd
...\dff.vhd
...\divclk.vhd
...\dtshow.vhd
...\fen2pin.vhd
...\fenpin.vhd
...\jchun.vhd
...\judgedate.vhd
...\mux2.vhd
...\mux6.vhd
...\reg16b.vhd
...\shifter.vhd
...\test_fre.vhd