详细说明：FPGA/CPLD应用,uart通讯VHDL原码.-FPGA / CPLD applications, UART communications VHDL source.

 近期下载过的用户:  曾辉 张浩 lhl 杨国斌 [查看上载者cyberworm的更多信息]

 相关搜索: vhdl uart CPLD UART VHDL altera ALtera FPGA ccd maxplus VHDL CPLD fpga cpld altera uart vhdl uart FPGA VHDL uart vhdl fpga vhdl fpga uart uart FPGA fpga uart vhdl CPLD uart 应用 用CPLD开发Uart UART vhdl UART HDL vhdl spi 

 [sl361_schematic-gerber.zip] - fpga-sdram开发板-sch,本原理图是xilinx公司s3系列开发板的sdram
 [DSP_WITH_FPGA.rar] - The DSP Design Flow workshop provides an introduction to the advanced tools you need to design and implement DSP algorithms targeting FPGAs. This inte
 [LCD_fullscreen.rar] - 这是本人写的可显示128*64LCD全屏汉字的程序,直接下到片子里即可出现象(需自己定制ROM).想显示第二屏的话只需加一个状态即可.
 
 [aticle.rar] - 一篇介绍基于FPGA的uart电路的设计的文章。
 [uart_verilog.rar] - verilog & vhdl以及外国公司的应用说明。
 [fpga时钟设计.rar] - 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操 作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将 导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可 分为如下四种类型：全局时钟、门
 [Altera_uart_Verilog.zip] - FPGA/CPLD应用,uart的Verilog HDL原码
 [edaeda.rar] - 完整的串行通信电路vhdl代码，已经通过quartus4.0编译

文件列表(点击判断是否您需要的文件):
  address_decode_rtl.vhd
  clock_divider.v
  control_operation_fsm.vhd
  cpu_interface_rtl.vhd
  serial_interface_rtl.vhd
  status_registers_rtl.vhd
  tester.v
  uart_tb.v
  uart_top_rtl.vhd
  xmit_rcv_control_fsm.vhd