详细说明：JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。 以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是50秒左右。tck的频率还可以加倍，但是不太稳定，而且速度的瓶颈已经不在tck这里，而在通讯上面了。 -JTAG CPLD source code than the simple parallel debugger five times faster. Before feel simple parallel port JTAG board is too slow, especially when debugging Bootloader, simply intolerable. No matter recently, so VHDL tutorial for a few days, with cpld to achieve a rapid conversion of JTAG board. Cpld with epm7128stc100-15, 20 Katherine crystal, the frequency tck 5 trillion. Sjf2410 used for testing, before the document was made with 50k at 5 minutes, now it is about 50 seconds. Tck frequencies can also doubled, but not too stable, but the rate has not tck bottleneck here, and in the above communications.

 近期下载过的用户:  李兴友 林丹 鹏程万里 马龙 张磊 [查看上载者李伟的更多信息]

 相关搜索: 7128 并口 通讯 bootloader HY57V641620 2410 jtag SJF2410 cpld 并口 代码 jtag xilinx usb VHDL CPLD epm7128 jtag_cpld_vhdl JTAG CPLD实现源代码 通过JTAG烧写Flash的jfp程序源 jtag vhdl cpld jtag 2410 PLD 

 [vhdlcodes.rar] - FPGA/cpld集成开发环境ISE的使用详解 示例代码1
 [2410-2.rar.rar] - 这是本人经过一个多月的努力完成的精美的S3C2410核心板。所有IO全部引出，布局合理，走线美观，数据线等长，下载后看了，便知道了。
 [Easyjtag_Driver_V106.zip] - jtag接口驱动程序,可以帮助初学程序下载的朋友。
 
 [jtagbianchengziliao.rar] - jtag编程资料,特别经典，可以看看，想看的同志有福了
 [eppDriver.rar] - 这是VC编写的并口驱动
 [e047_pcmciatob.zip] - 自制pcmcia并口vhdl代码，及制作所须其他资料.
 [jtag0.rar] - 本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!
 [BootLoaderFlash.rar] - 与Bootloader配合工作的flash烧录程序。
 [RF_SOURCE.rar] - 此射频合成信号源的设计，基于DDS芯片AD9954 和cpld，此设计论文对设计方案有详细介绍

文件列表(点击判断是否您需要的文件):
  jtag.vhd