详细说明：usb1.1的设备控制器IP核，是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.

 近期下载过的用户:  小云 lijie zxg Tonychen hman [查看上载者李恒的更多信息]

 相关搜索: usb ip IP核 USB usb1.1 USB verilog usb1.1 ip下载 mac phy 

 [LL(1)analysis1.rar] - * VC6.0下运行通过 此程序为本人苦心所做，请您在阅读的时候，尊重本人的 劳动。可以修改，但当做的每一处矫正或改进时，请将改进 方案，及修改部分发给本人 (修改部分请注名明：修改字样) Email: jink2005@sina.com QQ: 272576320 ——
 [VC++usb.rar] - 用VC++编写usb接口通信程序电子书：详细的介绍了VC++平台下的USB开发技术
 [usb 1.1 IP-CORE和设计范例 VHDL源代码.zip] - usb 1.1 IP-CORE和设计范例 VHDL源代码
 
 [c51_usb2.0.rar] - 单片机usb2.0通讯
 [usb_I2C_MAC_FPGA_Code.rar] - 《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，usb、I2C、MAC的接口设计
 [20051113130721803.rar] - usb-BLASTER原理图，用于Altera可编程芯片的下载
 [CAN_IPCore.rar] - CAN_IPCore CAN协议的IP核源代码 verilog 语言
 [Verilog DHL数字钟.rar] - 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
 [usb1.1phy.rar] - usb 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言
 [usb驱动程序编程.zip] - 基本的usb驱动程序的编程方法,值得一看.

文件列表(点击判断是否您需要的文件):
  usb1.1
  ......\generic_fifos
  ......\.............\generic_fifos
  ......\.............\.............\generic_fifos
  ......\.............\.............\.............\bench
  ......\.............\.............\.............\.....\CVS
  ......\.............\.............\.............\.....\...\Entries
  ......\.............\.............\.............\.....\...\Repository
  ......\.............\.............\.............\.....\...\Root
  ......\.............\.............\.............\.....\verilog
  ......\.............\.............\.............\.....\.......\CVS
  ......\.............\.............\.............\.....\.......\...\Entries
  ......\.............\.............\.............\.....\.......\...\Repository
  ......\.............\.............\.............\.....\.......\...\Root
  ......\.............\.............\.............\.....\.......\test_bench_top.v
  ......\.............\.............\.............\CVS
  ......\.............\.............\.............\...\Entries
  ......\.............\.............\.............\...\Repository
  ......\.............\.............\.............\...\Root
  ......\.............\.............\.............\doc
  ......\.............\.............\.............\...\CVS
  ......\.............\.............\.............\...\...\Entries
  ......\.............\.............\.............\...\...\Repository
  ......\.............\.............\.............\...\...\Root
  ......\.............\.............\.............\...\README.txt
  ......\.............\.............\.............\rtl
  ......\.............\.............\.............\...\CVS
  ......\.............\.............\.............\...\...\Entries
  ......\.............\.............\.............\...\...\Repository
  ......\.............\.............\.............\...\...\Root
  ......\.............\.............\.............\...\verilog
  ......\.............\.............\.............\...\.......\CVS
  ......\.............\.............\.............\...\.......\...\Entries
  ......\.............\.............\.............\...\.......\...\Repository
  ......\.............\.............\.............\...\.......\...\Root
  ......\.............\.............\.............\...\.......\generic_fifo_dc.v
  ......\.............\.............\.............\...\.......\generic_fifo_dc_gray.v
  ......\.............\.............\.............\...\.......\generic_fifo_lfsr.v
  ......\.............\.............\.............\...\.......\generic_fifo_sc_a.v
  ......\.............\.............\.............\...\.......\generic_fifo_sc_b.v
  ......\.............\.............\.............\...\.......\lfsr.v
  ......\.............\.............\.............\...\.......\timescale.v
  ......\.............\.............\.............\sim
  ......\.............\.............\.............\...\CVS
  ......\.............\.............\.............\...\...\Entries
  ......\.............\.............\.............\...\...\Repository
  ......\.............\.............\.............\...\...\Root
  ......\.............\.............\.............\...\rtl_sim
  ......\.............\.............\.............\...\.......\bin
  ......\.............\.............\.............\...\.......\...\CVS
  ......\.............\.............\.............\...\.......\...\...\Entries
  ......\.............\.............\.............\...\.......\...\...\Repository
  ......\.............\.............\.............\...\.......\...\...\Root
  ......\.............\.............\.............\...\.......\...\Makefile
  ......\.............\.............\.............\...\.......\CVS
  ......\.............\.............\.............\...\.......\...\Entries
  ......\.............\.............\.............\...\.......\...\Repository
  ......\.............\.............\.............\...\.......\...\Root
  ......\.............\.............\.............\...\.......\run
  ......\.............\.............\.............\...\.......\...\CVS
  ......\.............\.............\.............\...\.......\...\...\Entries
  ......\.............\.............\.............\...\.......\...\...\Repository
  ......\.............\.............\.............\...\.......\...\...\Root
  ......\.............\.............\.............\...\.......\...\waves
  ......\.............\.............\.............\...\.......\...\.....\CVS
  ......\.............\.............\.............\...\.......\...\.....\...\Entries
  ......\.............\.............\.............\...\.......\...\.....\...\Repository
  ......\.............\.............\.............\...\.......\...\.....\...\Root
  ......\.............\.............\.............\...\.......\...\.....\waves.do
  ......\.............\generic_fifos.tar.gz
  ......\generic_memories
  ......\................\generic_dpram.v
  ......\phy_utmi
  ......\........\readme.txt
  ......\........\verilog
  ......\........\.......\timescale.v
  ......\........\.......\usb_phy.v
  ......\........\.......\usb_rx_phy.v
  ......\........\.......\usb_tx_phy.v
  ......\rtl
  ... ...