详细说明：FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操作。

 近期下载过的用户:  fangliang 王振华 盛可帕 陈香君 [查看上载者lsg的更多信息]

 相关搜索: VHDL fifo fifo %CB%AB%BF%DAram 异步 FIFO VHDL 双口ram 地址产生 fifov1 fifov 

 [RF_Wireless_Chip_information.rar] - 无线芯片开发文档，RF905,RF1100,RF2401,Rf25
 [the_ram_of_fPga.rar] - 基于FPGA的SDRM设计，VERILOG语言写的同步双端口设计文件!!!是一个不错的双口RAM的设计文件！
 [dpram.rar] - Linux操作系统，PPC405EP处理器上的Local BUS和DPRAM双口RAM接口的驱动程序和详细说明，以及使用到的信号量通讯等的说明文档，是典型的中断加双口RAM通讯的例子，非常实用。
 
 [fifo_datapath.rar] - verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送
 [FS9200_v40.rar] - AT91RM9200PQ208电路图，没有验证过．放上来请大家参考．
 [步进电机驱动.rar] - 提供的程序是供四相步进电机使用。本实验使用的步进电机用直流+12V电压，电机线圈由A、B、C、D四相组成。 2. 驱动方式为四相单四拍方式,各线圈通电顺序如下表。表中首先向A相线圈输入驱动电流，接着向B，C，D线圈通电，最后又返回到A相线圈驱动，按这种顺序轮流切换，电机轴按顺时针方向旋转。若通电顺序
 [ASP example.rar] - This asp document,can help you to design Asp Web example,and other information
 [chrome.rar] - 超级宝典的代码。供大家学习参考。感觉挺不错的。
 [EVC-CODE.rar] - 《EVC高级编程及其应用开发》一书的全部源代码
 [embededsystermdesigntool.rar] - 嵌入式系统开发原理、工具及过程 值得推荐

文件列表(点击判断是否您需要的文件):
  fifov1
  ......\220model.v
  ......\altera_mf.v
  ......\dpram.v
  ......\emptyFullGen.v
  ......\FIFOdpRAMInterface.v
  ......\FIFOPar.v
  ......\FIFOReadGen.v
  ......\fifotestbench.do
  ......\fifotestbench.v
  ......\fifoTop.v
  ......\FIFOWriteGen.v
  ......\vsim.wlf